پیاده سازی خودکار مدارهای کوانتومی روی QFPGA با هدف همانندسازی

در این مقاله ابتدا به تعریف یک معماری بهینه برای FPGA با استفاده از روش های دقیق پرداخته شده و برای نیل به این هدف، جایابی و مسیریابی بهینه با استفاده از برنامه ریزی خطی به طور دقیق تعریف شده است. پس از بازتعریف معماری داخل سلول های منطقی، مدارهای کوانتومی توسط یک الگوریتم مکاشفه ای با هدف استفاده حداکثری از منابع داخل سلول های منطقی و کاهش تاخیر مسیرهایی که کیوبیت ها در مدار طی می کنند، افراز می شوند. نتایج به دست آمده پس از تعریف معماری FPGA نشان می دهد که تاخیر مسیرهای بحرانی در برخی مدارهای کوانتومی به کمتر از نصف کاهش می یابد و تعداد کانال های مصرف شده برای مسیریابی در معماری جدید تا حد قابل توجهی کاهش یافته است. همچنین نتایج نشان می دهد افزایش تعداد ورودی های سلول های منطقی از 12 کیوبیت به 4 کیوبیت، می تواند تعداد کانال های مصرفی و تاخیر مدارها را تا حد زیادی کاهش دهد.