کاهش سخت افزار و توان نویز کوانتیزه در مدولاتورهای دلتا-سیگمای دیجیتال و پیاده سازی توسط زبان توصیف سخت افزار VHDL

نویسنده:

مهدی تیزنوبیک* ، ابراهیم فرشیدی

پیام:
نوع مقاله:
مقاله پژوهشی/اصیل (دارای رتبه معتبر)
چکیده:
در این مقاله یک ساختار جدید برای مدولاتور دلتا-سیگمای دیجیتال پیشنهاد شده است، که علاوه بر کاهش سخت افزار مبتنی بر روش تودرتو، سطح توان نویز کوانتیزه خروجی و شاخک های موجود در آن نسبت به معماری های قبلی کاهش یافته است. به منظور کاهش تاخیر مدار، توان مصرفی و افزایش فرکانس بیشینه از جمع کننده های پایپ لاین و پرش رقم نقلی استفاده شده است. شبیه سازی ساختار پیشنهادی نشان می دهد که نویز کوانتیزهdB 15 نسبت به معماری مرسوم کاهش می یابد. همچنین نتایج پیاده سازی دیجیتال کاهش 20% سخت افزار، 15% توان مصرفی و افزایش 3 برابری فرکانس کاری بیشینه را گزارش می دهد.
کلیدواژگان:

مدولاتور دلتا-سیگمای دیجیتال ، معماری تودرتو ، نویز کوانتیزه ، شاخک ، پایپ لاین ، جمع کننده ی پرش رقم نقلی ، ترکیب کننده فرکانس کسری

زبان:
فارسی
انتشار در:
مجله مهندسی برق و الکترونیک ایران، سال شانزدهم شماره 2 (تابستان 1398)
صفحات:
101 تا 112
لینک کوتاه:
magiran.com/p2000740 
دانلود و مطالعه متن این مقاله با یکی از روشهای زیر امکان پذیر است:
اشتراک شخصی
با عضویت و پرداخت آنلاین حق اشتراک یک‌ساله به مبلغ 1,390,000ريال می‌توانید 70 عنوان مطلب دانلود کنید!
اشتراک سازمانی
به کتابخانه دانشگاه یا محل کار خود پیشنهاد کنید تا اشتراک سازمانی این پایگاه را برای دسترسی نامحدود همه کاربران به متن مطالب تهیه نمایند!
اطلاعات بیشتر
توجه!
  • حق عضویت دریافتی صرف حمایت از نشریات عضو و نگهداری، تکمیل و توسعه مگیران می‌شود.
  • پرداخت حق اشتراک و دانلود مقالات اجازه بازنشر آن در سایر رسانه‌های چاپی و دیجیتال را به کاربر نمی‌دهد.
In order to view content subscription is required

Personal subscription
Subscribe magiran.com for 70 € euros via PayPal and download 70 articles during a year.
Organization subscription
Please contact us to subscribe your university or library for unlimited access!
More information