طراحی حافظه مغناطیسی توان پایین در حضور تغییرات فرایند ساخت

چکیده - با پیشرفت تکنولوژی و کوچک شدن اندازه ی ترانزیستورها به ویژه در تکنولوژی های کمتر از 90 نانومتر، یکی از بزرگترین مشکلات مدارهای CMOS متعارف مصرف توان ایستای بالا به خاطر افزایش نمایی جریان نشتی ترانزیستور ها است. افزاره های spintronic از جمله پیوند تونل مغناطیسی ((magnetic tunnel junction MTJ  به علت مصرف توان ایستای پایین, غیرفرار بودن, سازگاری با ترانزیستورهای CMOS و امکان ساخت در چگالی های بالا یکی از گزینه های جایگزین برای طراحی مدار های ترکیبی MTJ/CMOS هستند. در سال های اخیر چندین حافظه مغناطیسی با استفاده از  MTJ طراحی و ارایه شده است. این حافظه ها از مشکلاتی مانند مصرف توان بالا و سرعت پایین رنج می برند. در این مقاله روش نوشتن جدیدی برای کاهش توان پویای مصرفی مدار و اصلاحاتی برای کاهش توان ایستا در مدار مورد استفاده برای نوشتن در MTJ ها ارایه شده است. نتایج شبیه سازی ها نشان می دهد که حافظه پیشنهادی نسبت به حافظه های پیشین تا 97 درصد توان ایستا و تا 71 درصد توان پویای کمتری مصرف می کند.