یک راهکار جدید برای کاهش جریان نشتی در کلید های CMOS

کلید های CMOS یکی از ساختارهای اصلی و تاثیرگذار مدارهای الکترونیکی به شمار می روند و به طور گسترده در مدارهای آنالوگ کاربرد دارند. یکی از شاخصه های غیر ایده آل این کلیدها مقاومت حالت خاموش و جریان نشتی معکوس آنها است. به منظورکاهش جریان نشتی کلیدهای ماسفت و در نتیجه آن افزایش مقاومت حالت خاموش کلید، یک روش جدید در این مقاله ارائه شده است. این راهکار با بهره برداری از اثر بدنه و افزایش ولتاژ آستانه می تواند برای مدارهای پرتونگاری (توموگرافی) خازنی استفاده شود. ساختار ارائه شده علاوه بر کاهش جریان نشتی معکوس، باعث کاهش خازن های پارازیتی کلید، کاهش جریان نشتی ناشی از پدیده Punch-Trough و رسیدن به مقاومت حالت روشن پایین تر نیز می شود. نتایج شبیه سازی با استفاده از نرم افزارHSPICE بدست آمده و برای آن از یک نمونه مدل تجاری با طول کانال 0.18μm استفاده شده است. نتایج شبیه سازی نشان می دهد که جریان نشتی معکوس نسبت به کلید NMOS، بیش از چهار برابر و نسبت به کلید بوت استرپ بیش از سه برابر کمتر شده است. علاوه بر آن کلید پیشنهادی رفتار دمائی پایدارتر و تغییرات کمتری در گوشه های پروسه دارد.