مدل عملکردی تحلیلی FPGA برای پردازش با قابلیت پیکربندی مجدد

بهینه سازی ساختاری FPGA به عنوان یکی از چالش های مهم در زمینه طراحی دیجیتال مطرح است. در سال های اخیر، روش های تجربی و آزمایش محور جای خود را به روش های تحلیلی برای یافتن ساختارهای بهینه داده اند. روش های آزمایش محور بر مبنای استفاده از ابزارهای کامپیوتری (CAD) برای ارزیابی ساختارها به لحاظ مساحت اشغالی، سرعت و توان مصرفی استواراند. به علت زمان بر بودن این فرآیند، استفاده از روش های تحلیلی مبتنی بر مدل سازی ساختار توسط معادلات ساده ی جبری، مورد توجه قرار گرفته است. اگرچه این فرآیند به مراتب ساده تر و سریع تر است، اما یک مدل تحلیلی کامل که بتواند همزمان توان مصرفی، مساحت اشغالی و سرعت را ارزیابی نماید تا به حال ارایه نشده است.
ذکر این نکته ضروری است که کارهای گذشته از روش های تحلیلی برای بهینه سازی ساختارهای FPGA کاربرد عام استفاده کرده اند، در حالی که استفاده از روش های تحلیلی برای بهینه سازی ساختارهایی با کاربرد خاص موضوع جذابی در زمینه پردازش قابل پیکر بندی مجدد می باشد. به این ترتیب طراحان می توانند ساختارهایی بهینه برای دسته ای از کاربردها را جستجو کرده و مصرف کنندگان می توانند ساختار بهینه مورد نیاز برای کاربرد خاص خود را از میان قطعات متنوع موجود در بازار بیابند. در این مقاله یک مدل توان مصرفی شامل توان پویا و توان ایستا برای ساختار FPGA ارایه شده است. سپس این مدل با مدل های موجود مساحت و سرعت ادغام شده تا یک مدل عملکردی کامل را تشکیل دهند. این مدل در قالب برنامه سازی هندسی ارایه شده است. به این ترتیب، طراحان قادر خواهند بود تا در کوتاه ترین زمان ساختارهای مختلف را ارزیابی کرده و بهترین آنها را از نظر توان مصرفی پویا و ایستا همراه با مساحت و تاخیر انتخاب کنند. پس از تکمیل مدل عملکردی کامل FPGA، این مدل برای بهینه سازی ساختارهایی با چند کاربرد توسعه داده شده و سپس ساختار بهینه برای دو مدار خاص مورد بحث قرار گرفت.