طراحی یک سلول جدید بسیار توان پایین SRAM با بهبود حاشیه نویز خواندن

امروزه حافظه های استاتیک یکی از قسمت های مهم مدارات دیجیتال می باشند و به علت سرعت و قدرت مناسب، در ساخت پردازنده ها، به کارگرفته می شوند. همچنین از حافظه های استاتیک به منظور ایجاد حافظه های نهان استفاده می شود. با افزایش درخواست کاربردهای باطری محور، توجه ویژه ای به متدهای کاهش توان مصرفی بلوک های حافظه شده است. سلول های حافظه های استاتیک اغلب در مد نگهداری داده هستند. علاوه بر این با بزرگ شدن سایز حافظه های استاتیک، توان استاتیک اهمیت ویژه ای می یابد و بخش بیشتر توان مصرفی را به خود اختصاص می دهد، در نتیجه کاهش توان استاتیک در اولویت طراحی قرار می گیرد. در این مقاله یک سلول جدید حافظه ارائه شده است که کاهش توان استاتیک را به همراه دارد. در این طرح با قابلیت مسیر خواندن و نوشتن جداگانه، توان استاتیک نسبت به سلول سنتی شش ترانزیستوری %21/78 کاهش و حاشیه نویز استاتیک خواندن نسبت به سلول سنتی شش ترانزیستوری %59/202 افزایش یافته است. به منظور ارزیابی عملکرد سلول ارائه شده و مقایسه نتایج، شبیه سازی ها در تکنولوژیTSMC 130nm CMOS و تحت ولتاژ تغذیه 2/1 ولت صورت پذیرفته است.