فهرست مطالب جواد جاویدان
-
افزایش آلودگی هوا و گرم شدن جهانی به همراه کاهش منابع سوخت فسیلی، مهندسان را وادار به استفاده از انرژی های تجدیدپذیر نموده است. به دلیل مشکلات قابلیت اطمینان و در دسترس نبودن دایمی این منابع، استفاده از واحدهای ذخیره ساز انرژی و ترکیب این منابع در قالب سیستم های ترکیبی، اجتناب ناپذیر می باشد. راه های مختلفی برای ترکیب و اتصال منابع تجدیدپذیر در سیستم های ترکیبی وجود دارد، بهترین روش، استفاده از مبدل چند درگاهی می باشد که مزایای کاهش اندازه و هزینه، افزایش راندمان سیستم، قابلیت اطمینان و بهبود دینامیک سیستم به دلیل استفاده از کنترل کننده مرکزی را به دنبال دارد. با توجه به اهمیت مبدل های DC-DC چند درگاهی، هدف در این مقاله، پیشنهاد ساختار بهبود یافته به همراه کاهش حداکثری محدودیت های ساختارهای موجود می باشد. برای تامین بارهای تجاری، انرژی تولید شده باید به یک لینک DC ولتاژ بالا منتقل شود. در این مقاله یک مبدل DC-DC دو ورودی با بهره ولتاژ بالا پیشنهاد شده است. قابلیت کلیدزنی نرم و انتقال دو طرفه توان درمبدل پیشنهادی با استفاده از ساختارسلف ترویج قابل دستیابی است. با استفاده از استراتژی بهبود یافته کلیدزنی برای مدهای مختلف انتقال توان مبدل، عملکرد کلیدزنی نرم چهار کلید اصلی درحالت انتقال توان ازسمت ولتاژ پایین توان به سمت ولتاژ بالا قابل دستیابی است. در انتقال توان از سمت ولتاژ بالا به سمت ولتاژ پایین، کلیدزنی نرم نصف کلیدها باقی می ماند. علاوه براین بهره ولتاژ بالا به دلیل استفاده از سلف تزویج به دست می آید. برای ارزیابی مبدل پیشنهادی در مدهای مختلف عملکرد شبیه سازی و نتایج آن در ادامه آورده شده است.
کلید واژگان: پورت دوجهته, مبدل DC, DC چند پورتی, انرژی تجدیدپذیر, پورت بدون ریپل, سوئیچینگ نرم} -
Journal of Operation and Automation in Power Engineering, Volume:7 Issue: 1, Winter-Spring 2019, PP 49 -57The existence of unreliable renewable energy resources would be required to use energy resources and storage units simultaneously, particularly in applications such as electrical vehicles and stand-alone energy supplying systems. The objective of this paper is to introduce a new topology of multi input converter in hybrid power supply system of photovoltaic, fuel cell and battery for medium power applications. In this converter, the current ripple is eliminated, due to the presence of the coupled inductor. On the other hand, the probability to achieve a high voltage efficiency, to develop a high voltage DC link, will be achieved by using two transformers, which their terminals are in series. Since a combination of the magnetizing and the leakage inductors of these two transformers are used, there will be a zero voltage switching for switches, and also a soft switching for the output diodes, because of the presence of the leakage inductor in the secondary side of transformers. Steady state model and control system is discussed for the proposed converter. A 200 watt experimental prototype has been made in laboratory to evaluate the proposed converter.Keywords: Multi input converter, DC-DC converter, soft switching, hybrid power supply}
-
در این مقاله، تقویت کننده توان دوبانده با توان خروجی بالا در پروسه استاندارد 0.18μm CMOS برای کدخوان RFID ارائه شده است. تقویت کننده توان در دو باند فرکانسی GHz9/0 و GHz4/2 به طور همزمان کار می کند. برای رسیدن به قابلیت خط سانی و توان خروجی بالا از ترکیب کردن چندین تقویت کننده کلاس AB استفاده شده است. تقویت کننده توان پیشنهادی شامل چهار بخش پیش تقویت کننده، تقویت کننده توان اصلی، ترکیب کننده توان با استفاده از ترانسفورمر و مدار تطبیق خروجی است. ساختار طبقات توان به صورت تفاضلی و آبشاری به دلیل مزیت های این نوع ساختارها طراحی شده است. همچنین، در فیلترهای خروجی هر طبقه برای داشتن قابلیت دوبانده از فن سوئیچ های فعال استفاده می شود. برای تقویت کننده طراحی شده در فرکانس GHz9/0 مقدار توان خروجی، بهره توان و بازده PAE به ترتیب برابر با dBm30، 33 dB، 27% است. همچنین در فرکانس 2.4GHz مقدار توان خروجی، بهره توان و بازده PAE به ترتیب برابر با 28dbm، 28dB، 5/32% است.کلید واژگان: تقویت کننده توان خطی, دوبانده همزمان, ترکیب کننده توان, خط سانی}In this paper, a dual band power amplifier with high output power in a standard 0.18 μm CMOS process for RFID reader is presented. The PA can work in concurrent dual-band mode at 0.9 GHz and 2.4 GHz. To achieve linearity and high output power simultaneously, Several AB-Class amplifiers are combined. The proposed power amplifier consists of preamplifier, main power amplifier, power combiner based on transformer type and the output matching circuit. Power stage structures are chosen differential and cascode because of the advantages of these topologies. Also, the output filters are realized by active switch technique to be able work in a concurrent dual - band. The power amplifier has a 1dB compression point of 30 dBm and the power gain of 33 dB and power-added efficiency (PAE) of 27% at 0.9 GHz operating frequency. Also, the power amplifier has a 1dB compression point of 28 dBm and the power gain of 28 dB and power-added efficiency (PAE) of 32.5% at 0.9 GHz operating frequency.Keywords: Linear power amplifier, concurrent dual band, power combiner, linearity}
-
کاهش ابعاد ترانزیستورها در نسل جدید حافظه های فلش و رهسپار شدن آن ها به سمت حوزه های طراحی نانومتر منجر به عدم صحت در برنامه ریزی و پاک کردن اطلاعات در این طراحی ها شده؛ درنتیجه قابلیت اطمینان در ذخیره سازی اطلاعات به چالشی مهم در ساختار این نوع حافظه ها تبدیل شده است. جهت مقابله با چنین چالشی در کنترل کننده این نوع از حافظه ها از کدهای تصحیح خطا ی BCH استفاده می شود. دو نکته اساسی در فرآیند دیکدینگ کد BCH عبارت اند از: میزان تاخیر در فرآیند تصحیح خطا و حجم سخت افزاری هر یک از زیر بلوک ها. در این مقاله جهت افزایش سرعت در فرآیند تصحیح خطا و نیز افزایش راندمان مدار دیکدر، روشی موثر مبتنی بر معماری موازی برای زیر بلوک های دیکدر BCH و همچنین استفاده از تکنیک خط لوله پیشنهاد شده است. از طرف دیگر راه حل پیشنهادی جهت کاهش حجم سخت افزار بلوک دیکدر BCH، استفاده از الگوریتم اشتراک گذاری XORها جهت حذف گیت های تکراری در بلوک Chien search است. دیکدر پیشنهادشده توسط زبان توصیف سخت افزار VHDL شبیه سازی و سپس با استفاده از نرم افزار Xilinx ISE سنتز شده است. نتایج شبیه سازی ها نشان می دهند که الگوریتم پیشنهادی در مقایسه با روش های مشابه ضمن کاهش زمان فرآیند تصحیح خطا، توانسته است کاهش چشم گیری در حجم سخت افزاری بلوک دیکدر BCH داشته باشد.
کلیدواژه ها
واژه های کلیدی:کلید واژگان: بلوک اینکدر و دیکدر BCH, حافظه ی NAND flash, قابلیت اطمینان, کدهای تصحیح خطا, کد BCH}The shrinking of transistor dimensions and migration to nanometer region have increased the data storage errors in new generations of flash memories. Therefore, the reliability of data storage is an important challenge in the structure of these memories. In order to confront with this challenge, BCH error correction codes are utilized in the controller of these memories. There are two important points in the optimization process of a BCH decoder: speeding up the computation and reducing the hardware complexity. To speed up the decoding process, a parallel architecture is utilized for various building blocks. A Pipeline scheme is also adopted in BCH decoder to increase the throughput. To implement this parallel BCH decoder in an area-efficient manner, an iterative matching scheme is proposed to reduce the Chien search hardware complexity by reducing the number of XOR gates through removing the duplicate gates and sharing the remaining ones. The proposed decoder along with BCH encoder have been implemented in VHDL hardware definition language and synthesized in Xilinx ISE. The proposed decoder has been implemented in VHDL hardware definition language and synthesized in Xilinx ISE. The simulation results show that the proposed algorithm could reduce the decoding time and hardware complexity .Keywords: BCH encoder, decoder, NAND flash memory, reliability, error correction code, BCH code}
بدانید!
- در این صفحه نام مورد نظر در اسامی نویسندگان مقالات جستجو می‌شود. ممکن است نتایج شامل مطالب نویسندگان هم نام و حتی در رشته‌های مختلف باشد.
- همه مقالات ترجمه فارسی یا انگلیسی ندارند پس ممکن است مقالاتی باشند که نام نویسنده مورد نظر شما به صورت معادل فارسی یا انگلیسی آن درج شده باشد. در صفحه جستجوی پیشرفته می‌توانید همزمان نام فارسی و انگلیسی نویسنده را درج نمایید.
- در صورتی که می‌خواهید جستجو را با شرایط متفاوت تکرار کنید به صفحه جستجوی پیشرفته مطالب نشریات مراجعه کنید.
©2000-2024 magiran.com All Rights Reserved.