طراحی ALU تحمل پذیر اشکال با روش جدید پیاده سازی کد برگر

واحد محاسبه و منطق از حساس ترین واحدهای سازنده یک پردازنده است که اکثر دستورهای یک پردازنده توسط این بخش انجام می شود. افزونگی زمانی یکی از مناسب ترین روش های مقابله با خطای گذرا است. در اغلب روش های افزونگی زمانی لازم است ابتدا خطا آشکار شود، بنابراین وجود مدارهای آزمون در کنار روش های افزونگی زمانی ضروری است. از بزرگ ترین ایرادهای مدارهای آزمون سربار سخت افزاری بالای این مدارها است که باعث می شود طراحان در طراحی مدارهای کوچک مجبور به استفاده از روش های غیرمعمول شوند. در این مقاله روش جدیدی برای پیاده سازی مدار چک کننده برگر ارایه شده است در این روش از مدارات حالت جریان جهت پیاده سازی کد برگر استفاده شده است که ویژگی های آن سرعت بالاتر و سخت افزار موردنیاز کمتر است. با توجه به نتایج توان مصرفی مدار پیشنهادی نسبت به مدار دیجیتال به طور متوسط تا حدود 51 درصد کاهش یافته است و سطح اشغالی مدار آزمون حالت جریان 74.3 درصد کمتر از سطح مصرفی مدار معادل دیجیتال است. به طور متوسط هزینه مدار برگر حالت جریان (حاصل ضرب توان مصرفی در تاخیر و سطح مصرفی)، 91 درصد کمتر از پیاده سازی برگر دیجیتال معادل است.