جستجوی مقالات مرتبط با کلیدواژه "current mode" در نشریات گروه "برق"
تکرار جستجوی کلیدواژه «current mode» در نشریات گروه «فنی و مهندسی»-
This article introduces two designs for transresistance amplifiers. The first and second precision instrument amplifiers utilize ten and eight MOS transistors. Both proposed precision amplifiers were simulated with 0.18 µm CMOS technology and a supply voltage of ±0.7 V using Hspice software. According to the results, the Common Mode Rejection Ratio (CMRR) of the first precision amplifier can vary from 72.6 dB to 75.7 dB with a change in control voltage. In contrast, the second amplifier can range from 71.7 dB to 74 dB. The -3dB cutoff frequency for the CMRR of the first precision amplifier is accessible between 0.969 MHz and 16.4 MHz, and for the second precision amplifier, it ranges from 4.34 MHz to 40.8 MHz. The power consumption of the first proposed design varies from 203.33 µW to 372.77 µW within the adjustment range, and for the second proposed design, it changes from 234.57 µW to 338.73 µW. Time-domain analysis indicates that for a 20 µA(p-p) input signal, the maximum Total Harmonic Distortion (THD) at various frequencies for the first design is 3.37%. For the second design, it is 2.13%. The output impedance of the first proposed precision amplifier can vary from 779 to 1190 Ω with a change in control voltage, and for the second proposed amplifier, it can change from 860 Ω to 1640 Ω. Therefore, these two circuits are suitable for precision amplifier applications with electronic adjustability in medical instruments, biosensor reading circuits, electrocardiography, and signal processing.
Keywords: Instrumentation Amplifier, Current Mode, Transresistance Mode, Common Mode Rejection Ratio (CMRR) -
The relationship between the amount of energy consumption and the circuit speed to change the design efficiency is an important challenge in designing digital circuits. Adders are essential components of computing circuits that play an important role in computing speed. This article proposed a new design for a single-bit current mode full adder using the field effect transistors based on carbon nanotubes to enhance the speed and reduce the occupied space on the chip. The correct combination of the majority function, the current mirror technique, and the sum value on carry reduced the delay of all adder circuits. The simulations have been done by HSPICE software and based on the provided standard model of 32 nm with CNTFET technology. The proposed design has improved by 55% in terms of delay. The PDP level in the proposed design has decreased by 63% compared to the previous designs.Keywords: Full adder, current mode, Field Effect Transistors, Carbon nanotubes, Majority function
-
یکی از مدارهای پرکاربرد مد جریان، مدار نقاله جریان است، بطوریکه بعد از آینه های جریان، از پرکاربردترین مدارها در حوزه آنالوگ به شمار می رود. قابلیت پردازش همزمان ولتاژ و جریان، پهنای باند بیشتر، حاصل ضرب بهره در پهنای باند بیشتر و استقلال بهره از پهنای باند، از ویژگی های قابل توجه این مدار است. در این مقاله اقدام به طراحی مدار لگاریتم گیر با نقاله های جریان بر اساس نظریه مد جریان کرده ایم، تا ضمن برطرف نمودن عیب های مدارهای قبلی، نوآوری هایی در طراحی مدارهای لگاریتم گیر نیز داشته باشیم. ارایه روشی جدید برای طراحی مدار لگاریتم گیر براساس مد جریان، استفاده از نقاله های جریان برای طراحی مدار لگاریتم گیر، استفاده از مدارهای با توان و ولتاژ کم، طراحی مداری با خروجی مستقل از دما و در نتیجه پایداری بیشتر از نتایج ارایه این مقاله است. در این روش جدید با تکیه بر روابط ریاضی که منجر به لگاریتم طبیعی ورودی می شود، طراحی مدار لگاریتم گیرجدید در فناوری µm 18/0 و در مد جریان صورت پذیرفته، جریان مصرفی مدار حدود µA 96/5 و توان مصرفی µW 98/2، بهره dB 7/69، با پهنای باند حدود kHz 5/8 بدست آمده است. عملکرد صحیح مدار طراحی شده با شبیه سازی در نرم افزارهای HSPICE و MATLAB مورد بررسی قرارگرفته است.
کلید واژگان: نقاله جریان, مد جریان, مدارات ولتاژو توان پایین, روابط ریاضی, لگاریتم گیرJournal of Iranian Association of Electrical and Electronics Engineers, Volume:19 Issue: 2, 2022, PP 81 -88One of the most widely used current mode circuits is the current conveyor circuit, so that after current mirrors, they are the most commonly used circuits in the analog field. The ability to process voltage and current at the same time, more bandwidth, gain more bandwidth and gain independence form bandwidth, are notable features of this circuit. In this article, we have designed a logarithm circuit with flow conveyors based on flow theory, so that while eliminating the defects of previous circuits, we can also have innovations in the design of a logarithm circuits. Presenting a new method for designing logarithmic circuit based on current mode, using current conveyors to design logarithmic circuit, using low power and voltage circuits, circuit design with temperature independent output and thus more stability are the results of this article. In this new method, relying on the mathematical relations that lead to the natural input logarithm, a new logarithm circuit is designed. Design of the new logarithm circuit is done in 180 microwatt technology, in the current mode. The current consumption of the circuit is about 5.96 µA, the power consumption is 2.98 µW, the gain is 69.7 dB and bandwidth is about 85 kHz. The correct operation of the designed circuit has been investigated by simulation in HSPICE and MATLAB software.
Keywords: Logarithm, Mathematical Relation, Low Power, Voltage Circuits, Current mode, Current Conveyor -
در این مقاله، به ارایه یک ضرب کننده آنالوگ چهار ربعی مد جریان جدید برپایه ترانزیستور های نانو لوله کربنی می پردازیم. مدارهای مجذورکننده جریان که اخیرا طراحی شده است و آینه جریان، که در ولتاژ تغذیه پایین (1V) کار می کنند، اجزای اساسی در تحقق معادلات ریاضی هستند. در این پژوهش مدار ضرب کننده، با استفاده از فناوری CNTFET ،32 نانو متر طراحی می شود و برای معتبر ساختن عملکرد مدار، ضرب کننده ارایه شده در شبیه ساز HSPICE شبیه سازی شده است. نتایج حاصل از شبیه سازی نشان می دهد که مدار قابلیت عملکرد مطلوب را تا فرکانس 2 گیگا هرتز ، مصرف توان ماکزیمم 3.7464µw و همچنین دارای THD 0.226043% می باشد.
کلید واژگان: ترانزیستور نانو لوله کربنی, ضرب کننده آنالوگ چهار ربعی, مد جریان, مدار مجذور کننده جریانAnalog multipliers are useful blocks used in implementing functions such as automatic control, modulation, detectors, adaptive filters, and neural networks. In this paper, we present a new four-quadratic analog multiplier based on carbon nanotube transistors. Newly designed current square circuits and a current mirror, all operating at low voltage (1V), are essential components in realizing mathematical equations. The multiplier circuit is designed using CNTFET technology, 32 nm, and the multiplier provided in the HSPICE simulator is simulated to validate the circuit performance. The simulation results showed that the circuit has the desired performance up to a frequency of 2 GHz and shows a maximum power consumption of 3.7464uw and also has a THD of 0.226043%.
Keywords: Carbon nanotube transistor, quadruple analog multiplier, current mode, current square circuit -
this paper presents a novel fully differential (FD) ultra high common mode rejection ratio (CMRR) current operational amplifier (COA) with very low input impedance. Its FD structure that attenuates common mode signals over all stages grants ultra high CMRR and power supply rejection ratio (PSRR) that makes it suitable for mixed mode and accurate applications. Its performance is verified by HSPICE simulations using TSMC 0.18µm CMOS technology and ±0.75V supply voltage that indicate such outstanding results of 81.1dB gain,298MHz gain-bandwidth product, 64º phase margin, 28.2m&Omega input impedance, 159dB CMRR and PSRR+/PSRR- of 174dB/163dB all at low power consumption of 0.302mW.To study the robustness of the COA against technology and get such results close to measurement, Monte Carlo analysis is applied on both pre- layout and post layout simulations of the design. The results are as 73.29dB and 2.07MHz, 1.92&Omega, and150.35dB for Ai magnitude and bandwidth, Ri, and CMRR, respectively, in pre-layout case while change to 66.58dB and 1.44 MHz, 11.07 &Omega, and 147.10dB, for the same arrange, in post layout case. These measurement-like results thus, prove excellent practical performance of the proposed COA.Keywords: High CMRR COA, Current mode, Low Voltage
-
در این مقاله به بررسی قفل کننده D منطق حالت جریان و نیز بهبود سرعت و عمل کرد آن پرداخته شده است. ساختار اولیه مدارهای قفل کننده D حالت جریانی، بارها دست خوش تغییرات شده است. سرعت و توان مصرفی دو هدف اصلی در طراحی این گونه مدارها محسوب می شود. در این کار دو ایده اصلی مطرح شده است، استفاده از بار فعال در مدار نگاه دارنده و استفاده از خازن ترانزیستوری در کوپلاژ ورودی و حذف اثرات فرکانس پایین. سلف فعال در خروجی، با حذف اثرات خازنی پاسخ مدار را بسیار سریع تر کرده و در نتیجه زمان های صعود و نزول بسیار کاهش یافته اند. تکنولوژی استفاده شده (90nm Mixed-Signal SALICIDE (1P9Mو ولتاژ تغذیه مدار V 1 می باشد. در این شرایط با شبیه سازی های انجام شده مشخصه های مداری از قبیل تاخیر ps 11 /1، زمان صعود ps 64 /3 و زمان نزول ps 57 /3 در فرکانس پالس ساعت GHz 10 با خروجی تفاضلی با V 464 /0 نوسان قله به قله به دست آمده اند. توان ایستای مصرفی مدار حالت جریانی قفل کننده D تفاضلی μW 200 می باشد. فرکانس کاری مدار قفل کننده D می تواند تا فرکانس های بالاتر از GHz 40 با جیتر زمانی قله به قله کمتر از f 400 بالا برود. این خصوصیات مدار ارائه شده را برای کاربردهای با فرکانس کاری بسیار بالا، در حد چند ده گیگاهرتز، کارآمد کرده است.
کلید واژگان: حالت جریان, سلف فعال, قفل کننده D, _ ارتباط فوق سریعIn this paper, a current mode D-latch and improvement of its speed and performance are investigated. The primary structure of current mode D-latches was altered frequently. Speed and power consumption are the maintwo factors in designing such circuits. In this work, two ideas are investigated, using an active inductance load in the holding section and utilizing transistor capacitor for coupling the input and eliminating low frequency effects. The active inductor at the output cancels capacitance effects and thus speeds up the response. Accordingly, rise and fall times are reduced significantly. The circuit is implemented by means of 90-nm CMOS transistors and the supply voltage is 1 V. Based on simulation results, in the squared pulse frequency of 10 GHz the delay is 1.11 ps, rise times 3.64 ps, and fall time 3.57 ps. The peak-to-peak differential output sweep voltage is 0.464 V. The static power dissipation of the circuit is 200 μW. Simulation results show that the input signals with up to 40 GHz frequency can be applied to the new presented latch in the cost of only 400 fs peak-to-peak jitter. These characteristics made the circuit suitable for the ultra-high speed communications.Keywords: Ultra High-Speed Communication, Current Mode, Active Inductance, D-Latch -
در این مقاله طراحی فوتودیود و مدار پیکسل مد جریانی در پروسه استانداردTSMC CMOS RF 0.18 μm ارائه شده است. فوتودیود پیشنهادی با استفاده از لایه N دفن شده (Deep Nwell) موجود در پروسه استاندارد تحقق یافته است، با استفاده از خصوصیات چاه N دفن شده به سه پیوند دیودی N+/P-Well، DNWell/P-Well و DNWell/Psub دست یافته ایم که به ترتیب از آنها به عنوان آشکارسازهای رنگ آبی، سبز و قرمز استفاده کردیم. در نمودارRGB به دست آمده برای فوتودیود، ماکزیمم بازده کوانتومی در طول موج های nm440، nm 500 و nm 620 به دست آمده اند، که نشان می-دهند در مقایسه با روش های دیگر آشکارسازی رنگ، توانستیم درپروسه استاندارد CMOS تجاری بدون هیچ هزینه اضافی به خوبی رنگ ها را از هم جدا کنیم. جهت طراحی مدارپیکسل، از سه مدار آینه جریان با سوئینگ وسیع، که برای کار در ولتاژهای پایین مناسب می باشند، استفاده نمودیم. با استفاده از این ساختار پیشنهادی، استفاده از روش های پرهزینه تشخیص رنگ، مانند استفاده از فیلترهای رنگی به روی پیکسل ها، نیاز نخواهد بود. علاوه بر آن، از پیچیدگی پروسه و فضای تراشه نیز کاسته می شود. این در حالیست که به علت تشخیص هر سه رنگ در هر پیکسل کیفیت تصویر برداری نیز به مراتب افزایش می یابد.
کلید واژگان: مدجریانی, فوتودیود, آشکارسازی رنگ, پیکسل تصویر, _ سنسور تصویرCMOSIn this paper, the design of a current mode CMOS image sensor pixel in standard 0.18 μm TSMC RFCMOS process is presented. The proposed photodiode has been achieved by using Deep NWell layer. Taking advantages of buried NWell, three diode junctions: N+/P-Well, DNWell/P-Well, DNWell/Psub have been achieved that are used as blue, green and red detectors, respectively. In the photodiode RGB curve, the peaks have been accured at wavelengths of 440 nm, 500 nm and 620 nm. In this way, the colours have been well separated in standard CMOS process with no additional cost, compared to other methods. For the pixel circuit of CMOS Image sensor, three high swing cascade current mirrors which are suitable to operate at lower voltages have been used. By Using this pixel circuit in CMOS image sensors, there is no need to use costly methods of colour detection (for example; colour filters on the pixel). In addition, the complexity of the process and the chip area is decreased.Keywords: Colour Separation, CMOS Image Sensor, Photodiode, Current Mode, Image Pixel
- نتایج بر اساس تاریخ انتشار مرتب شده‌اند.
- کلیدواژه مورد نظر شما تنها در فیلد کلیدواژگان مقالات جستجو شده‌است. به منظور حذف نتایج غیر مرتبط، جستجو تنها در مقالات مجلاتی انجام شده که با مجله ماخذ هم موضوع هستند.
- در صورتی که می‌خواهید جستجو را در همه موضوعات و با شرایط دیگر تکرار کنید به صفحه جستجوی پیشرفته مجلات مراجعه کنید.
©2000-2025 magiran.com All Rights Reserved.